Diferencia entre revisiones de «Unidat central de procesamiento»
Contenido eliminado Contenido añadido
Sin resumen de edición |
|||
Linia 13:
Antis d'a plegata d'as maquinas parellanas a las unidatz centrals de proceso de hue día, os ordinadors como l'[[ENIAC]] heban d'estar recableyatos fisicament antis d'executar cada faina, por ixo se les deciba ''"ordinadors de programa fixo"'' (en anglés ''fixed-program computers''), porque heban d'estar reconfiguratos ta poder executar un nuevo programa. Ya que o termin “unidat central de proceso” se define por un regular como un dispositivo ta a execución de ''software'' ([[programa informatico]]), os primers aparatos que podrían recibir ista denominación estioron ordinadors con programas embebidos.
A idea d'almadazenar os programas informaticos ya yera present en os disenyos de [[J. Presper Eckert]] y [[John William Mauchly]] ta l'ENIAC, pero heba estato descartata ta poder finalizar a maquina ascape. O [[30 de chunio]] de [[1945]], antis de que se rematase l'ENIAC, o matematico [[John von Neumann]] difundió o decumento titulato '' First Draft of a Report on the EDVAC'' (Primer borrador d'un informe sobre l'[[EDVAC]]). En iste decumento describió o disenyo d'un ordinador con programa almadazenato que estió rematato de tot en agosto de [[1949]].<ref>[http://cva.stanford.edu/classes/cs99s/papers/vonneumann-firstdraftedvac.pdf Primer borrador d'un informe sobre l'EDVAC] John von Neumann, (1945). Stanford University.</ref> L'EDVAC fue disenyato ta executar un cierto numero d'instruccions de diferents tipos. Istas instruccions podeban estar combinatas ta creyar programas útils ta o funcionamiento de l'EDVAC. De traza significativa, os programas escritos ta l'EDVAC yeran almadazenatos en a [[Memoria d'ordinador|memoria d'alta velocitat de l'ordinador]] en cuentas de estar definitos por
Encara que por un regular s'atribuye o disenyo d'os programas almadazenatos en l'ordinador a von Neumann debito a d'o suyo disenyo de l'EDVAC, antis mas atros investigadors com [[Konrad Zuse]] ya heben sucherito y implementato ideyas pareixitas. Amás a dita [[arquitectura Harvard]] d'o [[Harvard Mark I]], que fue finalizata antis que l'EDVAC, tamién emplegaba un disenyo de programa almadazenato a traviés de [[cinta foratata]] en cuentas de memoria electronica. A esferencia fundamental entre as arquitecturas de von Neumann y Harvard ye que a zaguera desepara l'almadazenamiento y o tractamiento d'as instruccions y os datos, mientres que a primera fa servir o mismo espacio de memoria ta as dos. A mayoría d'as unidatz centrals de proceso de hue día siguen o disenyo de von Neumann pero tamién ye habitual trobar elementos de l'arquitectura Harvard.
Linia 29:
Mientres iste periodo apareixió un nuevo metodo de fabricación de transistors que permitiba de creyar grupos de transistors sobre material semiconductor ocupando muit poco espacio, yera o naiximiento d'os [[Circuito integrato|circuitos integratos]]. Istos dispositivos permetiban a creyación d'un gran numero de transistors en un unico bloque de material semiconductor (''die'') u chip. En primeras nomás se facioron integracions miniaturizatas de cercuitos muit basicos como as [[Puerta lochica|portas lochicas]] de tipo [[Puerta NOR|NOR]]. As CPU basatas en istos bloques son conoixitas por un regular como dispositivos de ''baixa integración'' (SSI, en as sieglas anglesas de ''small-scale integration''). Iste tipo de cercuitos de ''baixa integración'', como os que fuoron emplegatos en os ordinadors d'as naus d'o [[programa Apollo]], a soben incorporaban una decena de transistors en cada bloque. Por tanto ta la construcción d'una CPU caleba fer servir mils de chips, pero encara o espacio y a enerchía requiestos yeran muito inferiors que en o caso d'as basatas en transistors discretos. A mida que abanzaba a tecnolochía d'a [[microelectronica]] y s'incrementava o numero de transistors que se podeban integrar en os cercuitos fue disminuindo o numero de cecuitos integratos necesarios ta construir una CPU completa. Os cercuitos de meyana integración (MSI de ''Medium-scale integration'') portiaban un centenar de transistors mientres que os de gran integración (LSI de ''Large-scale integration'') ya podeban plegar a os 10.000.
O [[1964]] [[IBM]] presentar l'arquitectura System/360 que fue emplegata en una serie d'ordinadors que podeban executar os mesmos programas en diferents velocidats y rendimiento. Iste feito estió una novedat significativa ya que dica alavez a mayoria d'os ordinadors, incluyitos los d'un mesmo fabricant, yeran incompatibles entre ells. Ta fer posible ista millora IBM emplego o concepto de [[microcodigo]] que encara ye habitual en as CPUs modernas.<ref>[http://www.research.ibm.com/journal/rd/441/amdahl.pdf ''Architecture of the IBM System/360'']. Amdahl, G. M., Blaauw, G. A., & Brooks, F. P. Jr. (1964) IBM Research.</ref> L'arquitectura System/360 gosó estar tan popular que dominó o mercato d'os [[Ordinador central|ordinadors centrals]] mientrescadas y deixando un legato que contina estando emplegato en ordinadors modernos como a serie System z ([[2000]]) d'IBM. O mesmo anyo 1964, Digital Equipment Corporation (DEC) presentó unatro ordinador que tenió una gran
Os ordinadors basatos en transistors presentaban muitas avantallas respecto a os suyos predecesors, amás d'a millor fiabilidat y o menor consumo d'enerchía, os transistors permitioron que as CPUs podesen funcionar a velocidatz muito mas altas gracias a que o tiempo de commutación d'un transistor ye encara mas chicotas que o d'as valvulas de bueito u os relés. Gracias a istos dos elementos, o incremento d'a fiabilidat y o grandismo incremento d'a velocidat de commutación, a freqüencia de reloch d'as CPUs s'incrementó dica gosar arribar a decenas de megahertzs. Mientres a utilización d'o transistors y os cercuitos integratos esdeveniba habitual, se prencipió a experimentar en nuevos disenyos d'alto rendimento como o [[SIMD]] (''Single Instruction Multiple Data'') utilizato en os [[Procesador vectorial|procesadors vectorials]]. Istos modelos experimentals levarían a o desenvolique d'os [[supercomputador]]s como os fabricatos por a interpresa [[Cray Inc.]]
Linia 129:
== Procesadors vectorials y o SIMD ==
Un menos común pero cada vegata mas important paradigma de CPU (y de fet, de computación en cheneral) tracta con vectors. Como diz o suyo nombre, os procesadors vectorials s'ocupen de múltiples piezas de datos en o contexto d'una instrucción, isto contrasta con os procesadors escalars, que tractan una pieza de dato por cada instrucción. Istos dos esquemas d'ocupar-se d'os datos son por un regular referitos respectivament como SISD (''Single Instruction, Single Data'', en aragonés ''Simple Instrucción, Simple Dato'') y SIMD (''Single Instruction, Multiple Data'', en aragonés ''Simple Instrucción, Multiples Datos''). A gran utilidat de creyar CPUs que s'ocupen de vectors de datos radica en a optimización de tareas que gosan requerir a mesma operación, por eixemplo, una suma, u un producto escalar, a estar realizata en un gran conchunto de datos. Bells eixemplos clasicos d'istos tipos de tareas son as aplicacions multimedia (imachens, vidio, y sonito), asinas como muitos tipo de tareas scientificas y d'incheniería. Mientres que una CPU escalar ha de completar tot o proceso de leyer, decodificar, y executar cada instrucción y valor en un conchunto de datos, una CPU vectorial puet realizar una simple operació en un comparativament gran conchunto de datos con una sola instrucción. Ixo, prou que sí, ye nomás posible quan l'aplicación gosa requerir muitos pasos que apliquen una operación a un conchunto gran de datos.
A mayoría d'o primers CPU vectorials, como o Cray-1, yeran asociatos quasi exclusivament con aplicacions d'investigación scientifica y criptografia. Manimenos, a mida que a multimedia se desplazó en gran parti a
== Referencias ==
| |||